1.引(yǐn)言

在許(xu)多現代(dai)化的工(gong)業生産(chǎn)如冶金(jin)、電力等(děng)，實現對(dui)溫度的(de)♻️精度控(kong)制至關(guān)重要的(de)，不僅直(zhi)接影響(xiǎng)着産品(pǐn)的質量(liàng)，而且💘還(hái)關系到(dào)生産安(an)全、能源(yuan)節約等(deng)一🐇系列(liè)重🚶大經(jing)濟指标(biao)。

PID控制由(yóu)于其魯(lǔ)棒性好(hao)，可靠性(xing)高，在常(chang)規的溫(wēn)度控制(zhi)中🔞應用(yòng)🤩非常廣(guang)泛。目前(qian)工程的(de)實際應(ying)用中，大(dà)多數模(mó)糊PID控制(zhi)器都利(li)用單片(pian)機軟件(jiàn)編程來(lái)實現，然(ran)而單片(pian)㊙️機的指(zhi)令是按(an)🚶順序執(zhí)行的，實(shi)📞時性不(bú)強，加上(shang)軟件實(shi)現容易(yi)受外界(jie)的幹✂️擾(rǎo)，抗幹擾(rao)性能力(li)差，對于(yu)實時性(xing)要求很(hen)高和外(wài)界幹擾(rǎo)比較嚴(yan)重的系(xì)統不太(tai)适宜。本(běn)✍️文選取(qu)FPGA(現場可(ke)編程門(men)陣列)作(zuo)爲系統(tǒng)的主控(kòng)制芯片(pian)🥰，FPGA所有的(de)信号都(dou)是時鍾(zhōng)驅動的(de)，對于程(chéng)序的執(zhí)行具有(yǒu)并行運(yùn)算的能(neng)力，顯著(zhe)的提高(gao)了系統(tǒng)控制的(de)實時性(xìng)，在FPGA内部(bù)硬件實(shí)現還可(kě)以防止(zhi)像單片(piàn)機程序(xu)一樣，在(zai)惡劣的(de)環境條(tiao)件下發(fa)生🏃程序(xu)跑飛的(de)問題。尤(yóu)其是現(xiàn)在FPGA器件(jiàn)有越來(lái)越多的(de)參考🙇‍♀️設(she)計方案(àn)以及IP(知(zhī)識産權(quan))核心庫(ku)方面的(de)支持。利(li)用FPGA設計(jì)🚩的PID控制(zhì)器一方(fang)面可以(yi)🌈将實現(xiàn)PID算法的(de)模🚶塊單(dān)獨作爲(wei)控制模(mó)塊來使(shǐ)用，直接(jie)去實現(xiàn)對控制(zhì)對象的(de)調節，另(ling)一方🌈面(mian)，基于FPGA的(de)PID控制算(suan)法也可(kě)以将其(qi)作爲系(xi)統😘内的(de)IP核，以便(biàn)在多路(lù)或複雜(za)的系統(tǒng)上直接(jie)調用，加(jia)快研發(fā)設計速(sù)度。

2.PID算法(fǎ)分析

2.1 離(lí)散PID算法(fǎ)

PID控制系(xi)統是一(yi)個簡單(dan)的閉環(huan)系統，如(rú)圖1所示(shì)，PID系統框(kuang)圖中，整(zhěng)個系統(tǒng)主要包(bao)括比較(jiao)器、PID控制(zhì)器和控(kòng)制對象(xiang)，其中PID包(bao)括三個(gè)環節，即(ji)比例、積(ji)分和微(wēi)分。

圖1 PID系統(tong)框圖

圖(tu)1中的r(t)作(zuo)爲系統(tǒng)的給定(ding)值，y(t)作爲(wèi)系統的(de)輸出值(zhí)，e(t)是給定(ding)值與輸(shū)出值的(de)偏差，所(suǒ)以系統(tong)的偏差(chà)可以求(qiú)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wèi)控制系(xi)統中的(de)中間便(biàn)量，既是(shi)偏差e(t)通(tong)過PID控制(zhì)算法處(chu)理後🍓的(de)輸出量(liang)，又是被(bei)控對象(xiang)的輸入(rù)量，因此(ci)模拟PID控(kòng)🔆制器的(de)控制規(gui)律爲：

其(qí)中，K_P 爲模(mo)拟控制(zhi)器的比(bǐ)例增益(yi)，T_I 爲模拟(nǐ)控制器(qì)的積分(fèn)時間常(chang)數，T_D 爲模(mo)拟控制(zhì)器的微(wei)分時間(jiān)常數。